Các thông tin về thế hệ PCIe 6.0 được nhắc tới nhiều lần, thông số kĩ thuật chi tiết cuối cùng của thế hệ này vẫn còn nhiều tháng nữa mới được công bố. Tuy nhiên, những bản dự thảo cuối cùng được phát hành cách đây khoảng năm tháng cho phép các nhà thiết kế chip và nhà phát triển IP bắt đầu triển khai công nghệ mới vào sản phẩm của họ vì không có tính năng mới nào được thêm vào hoặc sửa đổi. Tuần này, Synopsys đã giới thiệu giải pháp IP PCIe 6.0 hoàn chỉnh đầu tiên trong ngành cho phép các nhà sản xuất chip tích hợp giao diện mới vào thiết kế của của họ và được thực hiện dựa trên tiến trình 5 nm. Gói DesignWare IP của Synopsys cho PCIe 6.0 bao gồm bộ điều khiển (với giao diện Synopsys hoặc tùy chọn giao diện AMBA 5/4/3 AXI của Arm's), giao diện vật lý (PHY) và IP xác minh. Giải pháp mà Synopsys đưa ra cho phép các nhà thiết kế chip đưa IP của bộ điều khiển và giao diện vật lý vào thiết kế trên tiến trình 5 nm của họ và sau đó xác minh rằng mọi thứ hoạt động chính ...